


PULSE PHASE MODULATION CIRCUIT

Patent number: JP10327054
Publication date: 1998-12-08
Inventor: KASHIWAGI SHIGERU
Applicant: VICTOR CO OF JAPAN LTD
Classification:
 - International: H03K5/13; H03K7/04
 - european:
Application number: JP19970147329 19970521
Priority number(s):


Also published as:

 JP10327054 (A)

Abstract of JP10327054

PROBLEM TO BE SOLVED: To provide a pulse phase modulation circuit that varies only a phase of a pulse with a simple configuration while keeping the pulse width constant.

SOLUTION: A waveform shaping circuit 10 shapes an input pulse P1 into a ramp voltage waveform Vrp. The ramp voltage waveform Vrp is given to a diode 12 of an OR circuit consisting of the diode 12 and a resistor 18. An output of the diode 12 and a DC control voltage are given to a comparator 13. A time constant circuit consisting of a capacitor 14 and a resistor 15 is connected to an output of the comparator 13 and provides an output of a triangle wave Vb. A transistor (TR) 16 provides an output of an output pulse P5 phase-modulated in response to the triangle wave Vb. The pulse P5 is positively fed back to the resistor 18 of the OR circuit.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-327054

(43) 公開日 平成10年(1998)12月8日

(51) Int.Cl.⁶

H 0 3 K 5/13
7/04

識別記号

F I

H 0 3 K 5/13
7/04

審査請求 未請求 請求項の数 1 F D (全 6 頁)

(21) 出願番号 特願平9-147329

(22) 出願日 平成9年(1997)5月21日

(71) 出願人 000004329

日本ビクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番
地

(72) 発明者 柏木 茂


神奈川県横浜市神奈川区守屋町3丁目12番
地 日本ビクター株式会社内

(54) 【発明の名称】 パルス位相変調回路

(57) 【要約】

【課題】 簡単な構成でパルス幅が一定で位相のみを自在に変換することができるパルス位相変調回路を提供する。

【解決手段】 波形形成回路10は入力パルスP1を傾斜電圧波形V_{rp}とする。ダイオード12と抵抗18よりなるオア回路のダイオード12には、傾斜電圧波形V_{rp}が入力される。比較器13にはダイオード12の出力と直流制御電圧E_{c1}が入力される。比較器13の出力には時定数回路であるコンデンサ14、抵抗15が接続され、三角波V_bを出力する。トランジスタ16は三角波V_bに応じて位相変調された出力パルスP5を出力する。このパルスP5はオア回路の抵抗18に正帰還される。



【特許請求の範囲】

【請求項1】入力されたパルスに対して位相変調されたパルスを出力するパルス位相変調回路において、傾斜電圧波形が一方の入力端子に入力されるオア回路と、前記オア回路の出力が一方の入力端子に入力され、他方の入力端子に直流制御電圧が入力される比較器と、前記比較器の出力に接続された時定数回路と、前記時定数回路により得られた波形に応じてパルスを出力する出力回路と、前記出力回路より出力されたパルスを、正帰還動作を行うような極性で、前記オア回路の他方の入力端子に加える帰還回路とを備えて構成したことを特徴とするパルス位相変調回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、パルス幅が一定で位相のみを自在に可変することができるパルス位相変調回路に関する。

【0002】

【従来の技術】図5は、入力されたパルスに対し、パルス幅が一定で位相のみが可変（変調）されたパルスを発生する従来のパルス位相変調回路の一例を示している。図5において、第1の単安定マルチバイブレータ（以下、MMと略記する）1には、前段からパルス（方形波）P1が入力され、この方形波P1の立ち上がりでトリガされるものとする。MM1には、pnpトランジスタ2及びそのエミッタ抵抗3よりなる定電流回路4が接続され、また、トランジスタ2のコレクタとMM1間には、時定数コンデンサ5が接続されている。エミッタ抵抗3には直流電源電圧Eが接続され、トランジスタ2のベースには直流の制御電圧Ecが供給される。

【0003】このようにすると、直流電源電圧Eから、制御電圧Ecに応じた一定の充電電流Iが流れ、これが時定数コンデンサ5を充電する。そして、MM1の出力には方形波P2が生じる。この方形波P2のパルス幅は、充電電流Iの充電によるコンデンサ5の電圧が予め定められた閾値に達するまでの時間で決定される。従って、もし制御電圧Ecの値を下げることによって充電電流Iの値を大きくしたとすると、それだけ閾値に達するまでの時間が早くなるので、方形波P2のパルス幅は狭くなる。なお、定電流回路4の代わりに可変抵抗器を用いてもよい。この場合、制御電圧Ecによる電氣的制御ではなく、手動制御にはなるが、可変抵抗器による抵抗値によってやはり充電電流Iの値を制御することができ、同様に方形波P2のパルス幅を変化させることができる。

【0004】MM1より出力された方形波P2は第2の単安定マルチバイブレータ（以下、MMと略記する）6に入力される。MM6には、抵抗7とコンデンサ8とが

図示のように接続されている。MM6より出力される方形波P3のパルス幅は、抵抗7とコンデンサ8による時定数で決定される一定の値となる。

【0005】ここで、図5に示すパルス位相変調回路の動作を図6を用いて説明する。図6において、(A)は繰り返し周期tの入力方形波P1、(B)はMM1の出力方形波P2、(C)はMM6の出力方形波P3を示している。MM1は図5(A)に示す方形波P1の立ち上がり時点T1でトリガされ、図5(B)に示すように、パルス幅t1の方形波P2を出力する。前述したように、このパルス幅t1は制御電圧Ecの値によって制御可能である。例えば、制御電圧Ecの値を上昇させると、充電電流Iの値が減少し、コンデンサ5の充電が遅くなるので、出力方形波P2のパルス幅は、破線で示すように、t1からt2へと広がる。

【0006】MM6は図5(B)に示す方形波P2の立ち下がり時点T2でトリガされ、図5(C)に示すように、パルス幅t3の方形波P3を出力する。前述したように、このパルス幅t3は抵抗7とコンデンサ8との時定数で定まるものであり、一定である。従って、もし方形波P2のパルス幅が広がってその立ち下がり時点がT2からT3へと後にずれると、方形波P3の立ち上がり時点もT2からT3へと移動する。しかし、そのパルス幅は常にt3で一定であり、換言すれば、同じ方形波パルスの位相のみ変化したことになる。

【0007】すると先に説明したように、制御電圧Ecを動かすと、方形波P2のパルス幅が連続的に変化するので、方形波P3の位相も連続的に移動する。従って、図5に示す回路は、方形波パルスの位相変調回路として動作し、その変調量は制御電圧Ecによって定まる。

【0008】

【発明が解決しようとする課題】しかしながら、図5に示すパルス位相変調回路は、一旦MM1でパルス幅変調された方形波P2を作り、それを基準にして最終の出力方形波P3を作る構成であるので、単安定マルチバイブレータが2つ必要であり、回路規模が大きくなってしまいうという問題点がある。

【0009】また、図5に示すパルス位相変調回路においては、直流電源電圧Eと制御電圧Ecとの差の電圧値に比例して充電電流I、ひいては出力方形波P3の立ち上がり位置T2（もしくはT3）が定まる構成である。従って、この制御電圧Ecは直流電源電圧Eを基準にしてその値を定めなくてはならない。それゆえ、制御電圧Ecを供給するためにトランジスタ2のベースの前段に設ける制御回路（図示せず）の構成が難しくなるという問題点もある。できるならば、接地、即ち、ゼロポルトを基準とする制御電圧によって最終的な方形波P3の位相を制御できることが望ましい。

【0010】さらに、図5に示すパルス位相変調回路において、方形波P3の位相の移動量、即ち、方形波P2

のパルス幅を極力ゼロに近い値から可変できるようにしたい場合、コンデンサ5の値を小さく設定するしかない。しかし、その場合、当然、時間長 t_1 もしくは t_2 によって定まる方形波P2のパルス幅の可変量は小さく、方形波P2のパルス幅をより長くしたい時には、コンデンサ5を複数で構成し、その容量の大小を切り替えるしかなく、回路規模も操作も煩雑になるという問題点がある。

【0011】本発明はこのような問題点に鑑みなされたものであり、簡単な構成でパルス幅が一定で位相のみを自在に可変することができ、また、ゼロボルトを基準とする制御電圧によって位相を制御することができ、さらに、位相の変化範囲を大きくとることができるパルス位相変調回路を提供することを目的とする。

【0012】

【課題を解決するための手段】本発明は、上述した従来の技術の課題を解決するため、入力されたパルスに対して位相変調されたパルスを出力するパルス位相変調回路において、傾斜電圧波形が一方の入力端子に入力されるオア回路と、前記オア回路の出力が一方の入力端子に入力され、他方の入力端子に直流制御電圧が入力される比較器と、前記比較器の出力に接続された時定数回路と、前記時定数回路により得られた波形に応じてパルスを出力する出力回路と、前記出力回路より出力されたパルスを、正帰還動作を行うような極性で、前記オア回路の他方の入力端子に加える帰還回路とを備えて構成したことを特徴とするパルス位相変調回路を提供するものである。

【0013】

【発明の実施の形態】以下、本発明のパルス位相変調回路について、添付図面を参照して説明する。図1は本発明のパルス位相変調回路の一実施例を示す回路図、図2は本発明のパルス位相変調回路の動作を説明するための波形図、図3は図1の変形例を示す回路図、図4は図1の他の変形例を示す回路図である。

【0014】図1、図3、図4に示す本発明のパルス位相変調回路は、従来と同様、入力された方形波P1から、直流の制御電圧 E_{cl} の値に応じて、連続的に位相が変化する方形波P5を得よう構成したものである。但し、単安定マルチバイブレータを2つ用いる従来の構成とは異なり、回路主要部分に新たに提供する特殊マルチバイブレータ11を用いていることが特徴である。

【0015】図1において、波形成形回路10には方形波P1が入力され、電圧傾斜部分を有する傾斜電圧波形 V_{rp} に変換して出力する。この傾斜電圧波形 V_{rp} は、特殊マルチバイブレータ11の入力a点に供給される。もし、入力されるパルスが、方形波ではなく、例えば正弦波パルスのように傾斜部分を持った波形であれば、そのままa点に加えることも可能である。従って、波形成形回路10は必要に応じて設ければよい。本発明のパルス

位相変調回路による位相制御の効果は、後述するように、特殊マルチバイブレータ11に入力される波形の上行傾斜部分（電圧が傾斜して上昇する部分）の間で得ることができる。

【0016】このa点に加えられた波形は、ダイオード12を経て比較器13の一方の入力端子（反転入力端子）に入力され、入力c点からの制御電圧 E_{cl} は比較器13の他方の入力端子（非反転入力端子）に入力される。比較器13は、制御電圧 E_{cl} と傾斜電圧波形 V_{rp} とを比較する。そして、比較器13の出力端子には、比較結果である方形波P4が出力される。この方形波P4は、コンデンサ14と抵抗15で形成される時定数回路によって、上行傾斜の三角波 V_b とされ、npnトランジスタ16のベースに入力される。

【0017】すると、この三角波 V_b が負の範囲にある間は、トランジスタ16は遮断状態であって、そのコレクタ電圧はほぼ電源電圧Eに近いが、三角波 V_b の値がエミッタ・ベースの導通電圧約0.6Vを超えると、コレクタ・エミッタ間が導通してコレクタ電圧はほぼゼロになる。

【0018】この結果、トランジスタ16のコレクタに現れる出力波形は、方形波P5となる。そして、この方形波P5は、出力b点より出力される。即ち、トランジスタ16は、コンデンサ14と抵抗15で形成される時定数回路によって得られた波形である三角波 V_b に応じて方形波P5を出力する出力回路を形成する。また、方形波P5は、抵抗18を通してダイオード12と比較器13の入力との接続点に加えられ、正帰還回路を形成する。ここでは、このダイオード12と抵抗18はオア回路を形成しており、実際に比較器13に加わる波形 V_r は傾斜電圧波形 V_{rp} と方形波P5との合成波形になる。

【0019】以上の動作を図2を用いてさらに詳細に説明する。図2において、(A)は入力方形波P1、

(B)は波形成形回路10の出力である傾斜電圧波形 V_{rp} 、(C)は比較器13の出力方形波P4、(D)はトランジスタ16に入力される三角波 V_b 、(E)は特殊マルチバイブレータ11の出力である方形波P5、

(F)は実際に比較器13に加わる波形 V_r を示している。図2(B)に示すように、傾斜電圧波形 V_{rp} は、方形波P1の立ち上がり時点T1から電圧値が上昇していく波形となる。なお、波形成形回路10の具体的回路はここでは図示しないが、電子スイッチとコンデンサ充電回路等によって簡単に構成することができる。

【0020】傾斜電圧波形 V_{rp} を比較器13の反転入力端子に加え、制御電圧 E_{cl} を非反転入力端子に加えると、比較器13の出力には図2(C)に示す方形波P4が現れる。この方形波P4は、制御電圧 E_{cl} が傾斜電圧波形 V_{rp} より電圧値が高い間は、ほぼ電源電圧Eのレベルであるが、時点T4で傾斜電圧波形 V_{rp} が制御電圧 E_{cl} の電圧値を超えるとゼロレベルに低下する。この方形

波P4は、上記のように、コンデンサ14と抵抗15による時定数回路を通すことによって、図2(D)に示すような三角波Vbとなる。即ち、方形波P4がゼロレベルに下降する時点T4において、三角波Vbは一旦ほぼ電源電圧Eに相当する分だけ下降した後、徐々に上昇していく。

【0021】この三角波Vbの上昇割合は、コンデンサ14と抵抗15との時定数で定まり一定である。そして、三角波Vbの電圧値がトランジスタ16のベースのオン電圧である約0.6Vを越えようとする時点T5において、ベース・エミッタ間が導通するので、これ以上の電圧になることはない。すると、三角波Vbの負ピーク電圧値-Eは一定であり、三角波Vbの上行傾斜部分の上昇割合も一定であるから、時点T4とT5の間の時間長t5も一定になる。

【0022】以上の動作の結果、時間長t5の間はトランジスタ16は遮断状態になっており、その他の期間は導通状態になっているので、コレクタに発生する波形P5は、図2(E)に示すような方形波になる。この方形波P5は、上記のように、抵抗18を通して比較器13の反転入力端子に加えられる。この場合、比較器13の入力インピーダンスが高く、抵抗17の値が比較的小さいため、抵抗18からの経路とダイオード12からの経路はオア回路として働き、いずれか高い方の電圧がこの反転入力端子の電圧となる。即ち、この点の電圧波形Vrは図2(F)に示すような合成波形になる。

【0023】次、外部からの直流の制御電圧Eclを、図2(B)あるいは(F)に示すように、ΔEだけ上昇させた場合を考える。すると、制御電圧Eclと傾斜電圧波形Vrpとの交点の時間位置T4は後にずれる。従って、方形波P4あるいはP5の立ち下がり・立ち上がり位置はやはりその分だけ後にずれ込む。しかし、パルス幅t5は前述したように回路の時定数で決まっているため、一定値を保つ。従って、この図1の回路によれば、制御電圧Eclの値を変えることによって、パルス幅は不変で位相のみが変化する方形波P5を得ることができる。

【0024】図1においては、オア回路として、ダイオード12と抵抗18で構成した例を示した。しかし、本発明のパルス位相変調回路は、これに限定されることなく、図3に示すように、波形形成回路10と比較器13との間には、ダイオード12の代わりに抵抗19を設け、抵抗17からの経路には抵抗18の代わりにダイオード20を設けてもよい。波形形成回路10の出力インピーダンスが低ければ、図3に示す構成でも十分問題なく動作する。さらに、図4に示すように、2つのダイオード21、22と抵抗23による一般的なオア回路でも構わない。

【0025】このように構成される本発明のパルス位相変調回路においては、図2より分かるように、制御電圧Eclの値は限りなくゼロに近付けることができる。従っ

て、従来例の図5に示す回路と異なり、パルス位相の移動量t4の値を十分小さくすることが容易である。また、制御電圧Eclは、ゼロボルトを基準とする制御電圧でよく、制御電圧Eclを発生するための回路は極めて簡単なものとして行うことができる。

【0026】なお、図2(B)において、実線で表した傾斜電圧波形Vrpの傾斜部分は、終点の時間位置を方形波P1の下降位置にほぼ合わせて描いている。このようにした方が、回路構成が容易である。しかし、図2

(B)に破線で示すように、傾斜電圧波形Vrpの傾斜部分の終点の時間位置を、方形波P1の下降位置より後ろにした回路構成としてもよい。このような構成でも、それほど困難な回路構成ではない。このようにすると、パルス位相の移動量t4の上限值も大きくすることができ、移動量t4の可変範囲を、ゼロ付近から十分大きな値まで広くとることができる。

【0027】

【発明の効果】以上詳細に説明したように、本発明のパルス位相変調回路は、傾斜電圧波形が一方の入力端子に入力されるオア回路と、このオア回路の出力が一方の入力端子に入力され、他方の入力端子に直流制御電圧が入力される比較器と、この比較器の出力に接続された時定数回路と、この時定数回路により得られた波形に応じてパルスを出力する出力回路と、この出力回路より出力されたパルスを、正帰還動作を行うような極性で、オア回路の他方の入力端子に加える帰還回路とを備えて構成したので、簡単な構成でパルス幅が一定で位相のみを自在に変換することができる。また、ゼロボルトを基準とする制御電圧によって位相を制御することができるので、制御電圧を得るための回路も構成しやすい。さらに、位相の変化の程度をほとんど0から大きな値まで連続的に可変することができ、位相の変化範囲を大きくとることができる。

【図面の簡単な説明】

【図1】本発明の一実施例を示す回路図である。

【図2】本発明の動作を説明するための波形図である。

【図3】図1の変形例を示す回路図である。

【図4】図1の他の変形例を示す回路図である。

【図5】従来例を示す回路図である。

【図6】従来例の動作を説明するための波形図である。


【符号の説明】

- 10 波形形成回路
- 11 特殊マルチバイブレータ
- 12, 20~22 ダイオード(オア回路)
- 13 比較器
- 14 コンデンサ(時定数回路)
- 15 抵抗(時定数回路)
- 16 npnトランジスタ(出力回路)
- 17 抵抗
- 18, 19, 23 抵抗(オア回路)


E 直流電源電圧
 Ec1 制御電圧
 P1 入力方形波(パルス)
 P4 方形波(パルス)

* P5 出力方形波(パルス)
 Vb 三角波
 Vr 合成波形
 * Vrp 傾斜電圧波形


【図1】




【図2】




【図3】



【図4】




【図5】



(6)

特開平10-327054

【図6】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☒ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☐ **FADED TEXT OR DRAWING**
- ☒ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.